Gezählt wurde bereits in Teil 6 mit den integrierten Schaltungen 74HC193 und 74HC161. Heute geht es genauer um den CD4017, ein Dekade- / Dezimalzähler.
Dieser zählt die Taktimpulse am Eingangs-Pin 14 (CLK) und schaltet mit der steigenden Flanke des Taktsignals nacheinander die Ausgänge Q0-Q9 auf High. Folgt nach 9 ein weiterer Impuls, beginnt der Zähler wieder bei 0. Wenn Eingangs-Pin 13 (CKEN) High ist, ignoriert der Zähler die Taktimpulse.
Ein High-Pegel am Eingangs-Pin 15 (Reset) setzt den Zähler auf 0 zurück. Dies kann man sich u.a. zunutze machen und Reset mit einem bestimmten Qn-Ausgang verbinden, um den Zähler nur bis zu einem bestimmten Wert zählen zu lassen.
Eine Besonderheit bietet der Ausgang 12 (Cout) – dieser liefert 1/10 der Taktfrequenz, wie im Aufbau mittels der roten LED dargestellt.
Dieser Teil befasst sich mit einem weiteren, wichtigen Schaltkreis: Dem Binärzähler. Der erste Aufbau befasst sich primär mit dem 74HC193, einem synchronen hoch/runter 4-bit Binärzähler mit Clear. Der zweite Aufbau zeigt den 74HC161, ebenfalls ein synchroner 4-bit Binärzähler mit Clear, dessen Zählrichtung allerdings nur aufsteigend ist.
Ziel des ersten Aufbaus ist es, synchron zum Taktsignal von 0 bis 9 zu zählen. Die Ausgabe soll sowohl binär mit LEDs als auch auf einer 7-Segmentanzeige erfolgen. Hier ergibt sich die erste Problemstellung, der Zähler übersteigt mit 4 Bit (\(2^4=16\)) den zulässigen Wertebereich von 0-9 der Anzeige.
Um den Wertbereich zu begrenzen, kann beim Erreichen des Binärwertes 1010 (Dezimal 10) ein Reset durchgeführt werden – der Zählvorgang beginnt dann wieder von vorne.
Die Anforderung lautet also: Sobald die Ausgänge Q1 und Q3 auf High gesetzt sind, soll Mr (Reset) ebenfalls High sein. Mr wird über einen Pulldown-Widerstand per Standard auf GND gezogen und beim Durchschalten des Transistors auf High gesetzt.
Realisiert wird diese Anforderung zunächst über ein NAND-Gatter, dessen Eingänge an Q1 und Q3 angeschlossen werden. Sobald Q1 und Q3 High sind, ist das Ausgangssignal des NAND-Gatters Low. Über einen Inverter/Negator wird daraus ein High-Signal, welches den Transistor durchschaltet und damit den Reset auslöst.
Die Binärwerte von Q0 bis Q3 werden über den bekannten Decoder BCD zu 7-Segmentanzeige 74HC4511 auf der angeschlossenen 7-Segmentanzeige ausgegeben.
Der zweite Ausbau mit dem 74HC161 gestaltet sich ähnlich und wurde hier vereinfacht dargestellt.